SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND FABRICATION THEREOF

Publication number: JP6053422
Publication date: 1994-02-25

Inventor: KIKUCHI TOSHIYUKI; NISHIZAWA HIROTAKA; IKEDA

TAKAHIDE; HIRAMOTO TOSHIRO; TANBA NOBUO

Applicant: HITACHI LTD

Classification:

- international: H01L27/06; H01L21/8238; H01L21/8249; H01L27/092;

H01L27/06; H01L21/70; H01L27/085; (IPC1-7):

H01L27/06; H01L27/092


- European:

Application number: JP19920201001 19920728 **Priority number(s):** JP19920201001 19920728

Report a data error here

Abstract of JP6053422

PURPOSE:To fabricate a semiconductor integrated circuit device having CMOS or BiCMOS structure with high integration. CONSTITUTION:In a semiconductor integrated circuit device having CMOS or BiCMOS structure, implantation of impurities for forming CMOS region, i.e., N-well and P-well, is performed through self-aligned manner for an isolation region, i.e., a field isolation film 23 and an isolation groove 24, after formation thereof.



Data supplied from the **esp@cenet** database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-53422

(43)公開日 平成6年(1994)2月25日

(51) Int.Cl. ⁵ H 0 1 L 27/06 27/092	識別記号	庁内整理番号	FΙ	技術表示箇所
21 / 092		9170-4M 9170-4M 9054-4M	H01L	27/06321 C321 E27/08321 B審査請求 未請求 請求項の数16(全 20 頁)
(21)出願番号	特願平4-201001	7.00 H	(71)出願人	株式会社日立製作所
(22)出願日	平成4年(1992)7月	∄28日	(72)発明者	東京都千代田区神田駿河台四丁目6番地 菊池 俊之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
			(72)発明者	西沢 裕孝 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
			(72)発明者	池田 隆英 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
			(74)代理人	弁理士 小川 勝男 最終頁に続く

(54) 【発明の名称】 半導体集積回路装置及びその製造方法

(57)【要約】

【目的】CMOSあるいはBiCMOS構成の半導体集 積回路装置の高集積化が可能な製造方法を提供する。

【構成】CMOSあるいはBiCMOS構成の半導体集積回路装置において、CMOSの形成領域であるN型ウェル及びP型ウェルの形成用の不純物の導入をアイソレーション領域であるフィールド絶縁膜及び分離溝を形成したの後に前記アイソレーション領域に対し自己整合で行う。

【特許請求の範囲】

【請求項1】相補型MOSFETを有する半導体集積回路装置の製造方法において、

半導体基板の主面に、前記半導体基板の主面の第一領域 と第二領域とを区画するアイソレーション用の溝を形成 する工程と、

前記溝を形成する工程の後に、前記第一領域に第一導電型の第一不純物を導入し、前記第二領域に第二導電型の第二不純物を導入することによって、前記第一領域に第一導電型の第一ウェルと、前記第二領域に第二導電型の第二ウェルとを夫々形成する工程と、

前記第一ウェルの主面に前記相補型MOSFETを構成するNチャネルMOSFETを形成し、前記第二ウェルの主面に前記相補型MOSFETを構成するPチャネルMOSFETを形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。

【請求項2】前記第一不純物及び第二不純物は、イオン打ち込み法で導入され、前記アイソレーション用の溝に対し、自己整合で導入されることを特徴とする請求項1 記載の半導体集積回路装置の製造方法。

【請求項3】前記アイソレーション用の溝を形成する以前に、前記第一領域と第二領域との境界部にフィールド酸化膜を形成する工程を含むことを特徴とする請求項2記載の半導体集積回路装置の製造方法。

【請求項4】前記アイソレーション用の溝は、前記フィールド酸化膜を通して前記半導体基板中に延在することを特徴とする請求項3記載の半導体集積回路装置の製造方法。

【請求項5】前記第一不純物及び第二不純物は、前記フィールド酸化膜を通す程度の高エネルギのイオン打ち込 30 みで導入されることを特徴とする請求項3記載の半導体集積回路装置の製造方法。

【請求項6】前記第一不純物は、前記フィールド酸化膜の下部に導入され、前記第一ウェルと同時に第一チャンネルストッパを形成し、前記第二不純物は、前記フィールド酸化膜の下部に導入され、前記第二ウェルと同時に第二チャンネルストッパを形成することを特徴とする請求項3記載の半導体集積回路装置の製造方法。

【請求項7】バイポーラトランジスタと相補型MOSF ETとを同一の半導体基板上に集積して成る半導体集積 40 回路装置において、前記バイポーラトランジスタ及び相 補型MOSFETは、前記半導体基板上に設けられた単 結晶シリコンエピタキシャル層中に設けられ、前記バイ ポーラトランジスタが設けられた領域の前記単結晶シリ コンエピタキシャル層と前記半導体基板の接合面に高濃 度の埋込層が設けられ、前記相補型MOSFETが設け られた領域の前記単結晶シリコンエピタキシャル層と前 記半導体基板の接合面には、前記高濃度の埋込層が形成 されていないことを特徴とする請求項3記載の半導体集 積回路装置。 50 2

【請求項8】相補型MOSFETを有する半導体集積回路装置の製造方法において、

絶縁層上に単結晶シリコン層を有するSOI(Silicon On Insulator)基板を準備する工程と、

前記SOI基板の単結晶シリコン層の主面に、前記単結晶シリコン層の主面の第一領域と第二領域とを区画し、かつ、前記SOI基板の絶縁層に達するアイソレーション用の溝を形成する工程と、

前記溝を形成する工程の後に、前記第一領域に第一導電型の第一不純物を導入し、前記第二領域に第二導電型の第二不純物を導入することによって、前記第一領域に第一導電型の第一ウェルと、前記第二領域に第二導電型の第二ウェルとを夫々形成する工程と、

前記第一ウェルの主面に前記相補型MOSFETを構成するNチャネルMOSFETを形成し、前記第二ウェルの主面に前記相補型MOSFETを構成するPチャネルMOSFETを形成する工程とを含むことを特徴とする半導体集積回路装置の製造方法。

【請求項9】前記第一不純物及び第二不純物は、イオン 20 打ち込み法で導入され、前記アイソレーション用の溝に 対し、自己整合で導入されることを特徴とする請求項8 記載の半導体集積回路装置の製造方法。

【請求項10】前記アイソレーション用の溝を形成する 以前に、前記第一領域と第二領域との境界部にフィール ド酸化膜を形成する工程を含むことを特徴とする請求項 9記載の半導体集積回路装置の製造方法。

【請求項11】前記アイソレーション用の溝は、前記フィールド酸化膜を通して前記単結晶シリコン層に延在することを特徴とする請求項10記載の半導体集積回路装置の製造方法。

【請求項12】前記第一不純物及び第二不純物は、前記フィールド酸化膜を通す程度の高エネルギのイオン打ち込みで導入されることを特徴とする請求項10記載の半導体集積回路装置の製造方法。

【請求項13】前記第一不純物は、前記フィールド酸化膜の下部に導入され、前記第一ウェルと同時に第一チャンネルストッパを形成し、前記第二不純物は、前記フィールド酸化膜の下部に導入され、前記第二ウェルと同時に第二チャンネルストッパを形成することを特徴とする請求項10記載の半導体集積回路装置の製造方法。

【請求項14】前記半導体集積回路装置は、半導体記憶装置であり、前記相補型MOSFETは、前記半導体記憶装置の記憶セルを構成することを特徴とする請求項13記載の半導体集積回路装置の製造方法。

【請求項15】前記半導体集積回路装置の製造方法は、 さらに、前記SOI基板の単結晶シリコン層の第三領域 にバイポーラトランジスタを形成する工程を含み、前記 バイポーラトランジスタは前記半導体記憶装置の周辺回 路を構成することを特徴とする請求項14記載の半導体 50 集積回路装置の製造方法。

【請求項16】前記記憶セルは、フルCMOS型セルで あることを特徴とする請求項15記載の半導体集積回路 装置の製造方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【産業上の利用分野】本発明は、相補型MOSFET (以下、CMOSと称する)を有する半導体集積回路装 置、または、バイポーラトランジスタとСМОSとを同 一の半導体基板上に集積して成るバイポーラーCMOS (以下、Bi-CMOSと称する)を有する半導体集積 10 回路装置に適用して有効な技術に関する。

[0002]

【従来の技術】特開平2-184068号公報には、絶 縁層上に設けられたシリコン基板 (Silicon On Insulao tor 基板: 以下、SOI基板と称す)上に、N型ウェ ル及びP型ウェルを形成し、その後、前記N型ウェル及 びP型ウェルの間にアイソレーション用の溝を形成し、 上記アイソレーション用の溝によって分離された前記N 型ウェル及びP型ウェルの夫々の主面にCMOSを構成 するPチャネルMOSFET及びNチャネルMOSFE 20 Tを形成するプロセスが開示されている。

【0003】また、1989年、カルワー・アカデミッ ク出版社発行、アントニオ・アール・アルバーツ編集の 「Bi-СMOS技術と応用」、第100頁から第10 7頁 (1989, Kluwer Academic P ublishers, edited by Anton io R Alvarez, 「Bi-CMOS Te chnology and Application s」, pp100~107) には、P型シリコン基板の に、上記P型シリコン基板上にN型エピタキシャル層を 形成後、前記N型埋込層、P型埋込層上に位置する前記 N型エピタキシャル層中にN型ウェル及びP型ウェルの 夫々を形成するBi-CMOSプロセスが開示されてい さらに、上記文献には、N型ウェル及びP型ウェ ルの境界部に厚いフィールド酸化膜を設け、アイソレー ション領域として使用する旨記載されている。

[0004]

【発明が解決しようとする課題】本発明者は、CMOS またはBi-CMOSを有する半導体集積回路装置のさ 40 らなる高集積化、高信頼性を検討した結果、以下の問題 点を明らかにした。

【0005】上述した従来の製造プロセスは、いずれ も、NチャネルMOSFET及びPチャネルMOSFE Tの形成領域としてのP型及びN型ウェルを形成した 後、前記P型及びN型ウェルの境界部にアイソレーショ ン領域としてのフィールド酸化膜あるいは分離溝を形成 している。 このため、前記フィールド酸化膜あるいは 前記分離溝を形成する際に、前記P型及びN型ウェルの 夫々とのマスク合わせ余裕を考慮し、前記フィールド酸 50 とP型層との境界部のシリコン基板(あるいはエピタキ

4

化膜あるいは分離溝を含むアイソレーション領域を広く 形成する必要がある。 さらに、前記P型及びN型ウェ ルの形成時の熱処理で、前記P型及びN型ウェルの形成 のためのP型及びN型不純物が相互拡散する点から、N 型ウェルとP型ウェルの境界部に導電型の不明な曖昧な 領域(不純物プロファイルの不明確な領域)が形成され るので、前記フィールド酸化膜あるいは分離溝を含むア イソレーション領域をさらに広く形成する必要がある。 このため、CMOS部のNチャネルMOSFETの活性 領域とPチャネルMOSFETの活性領域の素子分離幅 を効果的に縮小することが困難になるという問題点が生 ずる。

【0006】また、特に、Bi-CMOS分野では、C MOSの信頼性向上の観点から、ラッチアップ対策とし て、ウェル寄生抵抗を低減するため、P型及びN型ウェ ルの夫々の下部に高不純物濃度のP型埋込層、N型埋込 層を、エピタキシャル層、P型及びN型ウェルの形成に 先行して形成している。このため、前記P型及びN型ウ エルの形成の際に、前記P型及びN型埋込層の夫々との マスク合わせ余裕を考慮する必要があり、かつ、上述の ウェルの形成の場合と同様に、前記P型及びN型埋込層 の境界部に導電型の不明な曖昧な領域(不純物プロファ イルの不明確な領域)が形成されるので、さらに素子分 離領域が広くなり高集積化が阻害されるという問題が生 ずる。

【0007】また、上記従来技術の文献に記載されてい るように、互いに導電型の異なるウェルあるいは埋込層 の形成においては、高集積化の目的で、次のような自己 整合技術を用いていた。まず、シリコン基板の表面 表面に、N型埋込層、P型埋込層の夫々を形成し、さら 30 に、ナイトライド (SiN)膜を選択的に形成し、これ を不純物導入のマスクとしてN型不純物をシリコン基板 の主面に導入する。この後、前記N型不純物が導入され た領域の酸化速度が、前記ナイトライド(SiN)膜が 形成された領域より速いことを利用し、前記N型不純物 が導入された領域上にのみ厚いシリコン酸化膜を熱酸化 法により形成する。この後、前記ナイトライド (Si N)膜を除去すると、前記N型不純物が導入された領域 上にのみ厚いシリコン酸化膜が形成されているため、こ れを不純物導入マスクとして、P型不純物を前記シリコ ン基板の主面に選択的に導入することができる。 その 後、前記マスクとして使用した厚いシリコン酸化膜は、 例えばフッ酸系のエッチング液により除去する。 この ように、前記P型不純物は、前記N型不純物が導入され た領域に対して自己整合的に導入されるので、ひとつの マスクパターンで整合性を気にすることなく、両導電型 の不純物を選択的に導入することができ、高集積化が可 能である。

> 【0008】しかしながら、この一連の過程で、N型層 上にのみシリコン酸化膜が厚く形成されるため、N型層

シャル層)上に、前記シリコン酸化膜の厚さに比例した 段差が生ずる。この段差は、アイソレーション領域ある いはその近傍の活性領域に形成されるため、例えば、ア イソレーション用の溝を形成するプロセスにおいては、 前記溝の加工に影響を及ぼし、形状不良等の問題点が生 ずる恐れがある。また、CMOSのゲート電極加工のた めのフォトレジストパターンを形成する感光時において も、前記段差によって生じたフォトレジスト膜厚差のた めに、微細寸法のパターンが精度良く加工できず、半導 体集積回路装置の電気的信頼性が低下する問題も生ず 10 る。

【0009】本発明は、上述した問題点を解決するため になされたものであり、本発明の一つの目的は、СМО SあるいはBi-CMOS構成の半導体集積回路装置の 高集積化、高信頼性を図ることが可能な技術を提供する ことにある。

[0010]

【課題を解決するための手段】本発明のうち代表的なも のの概要を簡単に説明すれば、下記の通りである。

【0011】すなわち、CMOSを有する半導体集積回 20 路装置の製造方法において、N型及びP型ウェルの夫々 を形成するための不純物を半導体基板に導入する以前 に、まず、素子分離領域である分離溝及びフィールド絶 縁膜を形成する。 その後、前記CMOSを構成するN チャネルMOSFET及びPチャネルMOSFETの形 成領域となるP型及びN型ウェルを形成するためのP型 及びN型不純物の夫々を、前記分離溝によって区画され た前記半導体基板の主面に選択的に導入する。ここで、 前記各ウェルを形成するためのP型及びN型不純物は、 通常のフォトリソグラフィー技術で形成したレジストマ 30 夕、NチャネルMOSFET及びPチャネルMOSFE スクを用いて選択的に導入されるが、前記レジストマス クの合わせ余裕を前記溝の幅内に収めることで、前記素 子分離領域に対して自己整合的に導入する。

【0012】また、Bi-CMOSを有する半導体集積 回路装置の製造方法において、半導体基板のバイポーラ トランジスタ形成領域にのみ選択的にN型埋込層を形成 するための不純物を導入し、CMOS形成領域には、N 型及びP型埋込層を形成するための不純物を導入しな あるいは、前記N型埋込層を形成するためのN型 CMOS形成領域の半導体基板全面に導入する。その 後、前記半導体基板の主面上にエピタキシャル層を形成 し、その後、バイポーラトランジスタ及びCMOSを構 成するNチャネルMOSFET及びPチャネルMOSF ETの各形成領域の前記エピタキシャル層を溝により区 画する。

[0013]

【作用】上述の手段によれば、素子分離領域となる分離 溝及びフィールド絶縁膜を形成した後、CMOSを構成 6

Tの形成領域となるP型及びN型ウェルを形成するため のP型及びN型不純物の夫々を前記素子分離領域に対し 自己整合で導入するので、素子分離領域と各ウェル領域 との合わせ余裕を考慮する必要性はなく、かつ、前記分 離溝の先行形成により、ウェル形成のための熱処理によ って前記各ウェルのP型及びN型不純物が相互拡散して 導電型の不明な曖昧な領域が形成されることはない。 従って、CMOSを有する半導体集積回路装置の高集積 化が可能となる。

【0014】また、溝による素子分離によってラッチア ップの問題は、ほぼ解決されているため、素子特性の意 味から従来のような互いに導電型の異なる高不純物濃度 の埋込層をCMOS部に形成する必要が無いので、従来 から行われているナイトライド膜による選択不純物導入 も、全く行なう必要性はない。 従って、CMOSを構 成するNチャネルMOSFETとPチャネルMOSFE Tの形成領域の境界部の段差が無くなるので、Bi-C MOSを有する半導体集積回路装置の電気的信頼性を向 上することが可能である。

[0015]

【実施例】以下、本発明の実施例を図面を用いて具体的 に説明する。尚、実施例を説明するための全図において 同一機能を有するものには同一符号をつけ、その繰返し の説明を省略する。本発明のBi-CMOS構成の半導 体集積回路装置のチップレイアウトを図1に示す。 発明のBi-CMOS構成の半導体集積回路装置は、二 枚の単結晶シリコン基板を絶縁層を介して貼り合わせた SOI基板8の主面に設けられている。 同図には、前 記SOI基板8上におけるNPNバイポーラトランジス Tの具体的な配置例が示されている。 NPNバイポー ラトランジスタ形成領域2,3及びNチャネルMOSF ET形成領域4,5,6はその周囲を溝パターン1によ って囲まれている。PチャネルMOSFET形成領域7 はその溝パターン1の外側にあり、前記NPNバイポー ラトランジスタ形成領域2,3及びNチャネルMOSF ET形成領域4, 5, 6の間に延在する。

【0016】次に、本発明のBi-CMOS構成の半導 体集積回路装置の具体的なデバイス構造について、図2 不純物を前記バイポーラトランジスタ形成領域及び前記 40 及び図3を用いて説明する。図2には、NPNバイポー ラトランジスタQ1、PチャネルMOSFETMP1, MP2及びNチャネルMOSFETMN1, MN2の夫 々の具体的なデバイス平面レイアウトが示されている。 また、図3には、図2における一点鎖線A1-A2で切 ったデバイス断面図が示されている。

【0017】図2及び図3に示すように、本発明のBi - CMOS構成の半導体集積回路装置100は、SOI 基板8上に設けられている。このSOI基板は、P型単 結晶シリコン支持基板8A、シリコン酸化膜8B、N型 するNチャネルMOSFET及びPチャネルMOSFE *50* 単結晶シリコン膜8Cからなる。 同図に示すように、

領域NPNには、NPNバイポーラトランジスタQ1, 領域PMOSにはPチャネルMOSFETMP1, MP 2、領域NMOSにはNチャネルMOSFETMN 1, MN2が夫々構成されている。 バイポーラトランジス タQ1は、主に、N+型半導体領域からなるエミッタ領 域9と、P型半導体領域からなる真性ベース領域10 と、N型単結晶エピタキシャル層11で構成される縦型 NPNバイポーラトランジスタである。さらに、このバ イポーラトランジスタQ1は、前記真性ベース領域10 に電気的に接続されたP+型半導体領域からなる外部ベ 10 ース領域12を有し、前記外部ベース領域12には、P +型多結晶シリコン層からなるベース引出し層13が接 続されている。 前記ベース引出し層13は、前記エミ ッタ領域9を取り囲むように設けられ、その側部に設け られた絶縁膜からなるサイドウォールスペーサ14によ って規定された開口を介して、n+型多結晶シリコン層 からなるエミッタ引出し層15が前記エミッタ領域9に 接続されている。 このように、バイポーラトランジス タQ1は、ダブルポリシリコン・セルファライン・トラ ンジスタ構造を有し、高速化にすぐれる。また、バイポ 20 ーラトランジスタQ1は、コレクタ直列抵抗を低減する ためのn+型半導体領域からなるn+型埋込層16と、 コレクタ電位を表面から取出すためのn+型半導体領域 からなるコレクタ引出し領域17とを含む。 クタ引出し領域17には、接続孔CONT3を介してコ レクタ電極22が接続されている。また、前記ベース引 出し層13には、層間絶縁膜18及び19に設けられた 接続孔CONT1を介して、ベース電極20が接続され ている。また、前記エミッタ引出し層15には、層間絶 ッタ電極21が接続されている。 前記エミッタ電極2 1、ベース電極20及びコレクタ電極22の夫々は、第 1層目配線形成工程により設けられ、例えば、タングス テン(W)層で形成される。 尚、バイポーラトランジ スタQ1を構成する各半導体領域(不純物ドープ層) は、SOI基板8の主面上に成長させたn-型単結晶シ リコンエピタキシャル層Epi中に、n型,p型の不純物 を選択的に導入することによって形成されたものであ る。

の周囲をフィールド絶縁膜23及び分離溝24とで形成 されたアイソレーション領域によって囲まれ、他の能動 素子(例えば、MOSFETMP1, MN1等)と電気 的に分離されている。 前記分離溝24は、前記フィー ルド絶縁膜23、エピタキシャル層Epi及びn型単結 晶シリコン膜8Aを貫いて延在し、SOI基板の絶縁膜 8Bに達している。 また、前記分離溝24内には、シ リコン酸化膜等の絶縁物が埋め込まれ、誘電分離構造を 成している。 尚、領域NPNのフィールド絶縁膜23 の平面パターンは、図2において、NPN-LOCOS 50 程により形成される。 また、前記PチャネルMOSF

特開平6-53422 8 で示されている。 【0019】PチャネルMOSFETMP1、MP2 は、n-型エピタキシャル層Epi中に形成されたn型半 導体領域(n型ウェル)25A,25Bの主面部に設け られている。 PチャネルMOSFETMP1, MP2 の夫々は、主にn型不純物を含む多結晶シリコン層から なるゲート電極26A,26Bと、p+型半導体領域か らなる高濃度ソース・ドレイン領域27A,27B,2 8A, 28Bと、ゲート絶縁膜29A, 29Bとで構成 されている。 PチャネルMOSFETMP1, MP2 の夫々は、さらに、前記高濃度ソース・ドレイン領域よ りも不純物濃度の低い、p-型半導体領域からなる低濃 度ソース・ドレイン領域30A,30Bを含み、いわゆ るLDD (Lightly-Doped-Drain) 構造をなしている。 さらに、前記n型半導体領域25A,25Bの下部に は、前記n型半導体領域25A,25Bの抵抗値を低減 するために、前記n型半導体領域25A,25Bよりも 不純物濃度の高いn+型半導体領域31A,31Bが設 前記n+型半導体領域31A,31B けられている。 の夫々は、高エネルギーのイオン打ち込みで形成され、 前記n型半導体領域25A,25Bと一体となってn型 ウェルを構成する。また、n+型半導体領域31A,3 1 B は高エネルギーイオン打ち込みで形成するため、フ ィールド絶縁膜23の下にも同時にn+型半導体領域3 7が形成される。 PチャネルMOSFETMP1、M P2の夫々は、その表面領域をフィールド絶縁膜23に よって囲まれ、互いに分離されている。 尚、領域PM OSのフィールド絶縁膜23の平面パターンは、図2に おいてPMOS-LOCOSで示されている。 前記ゲ 縁膜19に設けられた接続孔CONT2を介して、エミ 30 ート電極26A, 26Bの上部には絶縁膜32が被覆さ れ、また、そのゲート電極26A,26Bの側部には、 絶縁膜からなるサイドウォールスペーサ33が設けられ 前記サイドウォールスペーサ33は、ゲート 電極の側壁と高濃度ソース・ドレイン領域との離隔寸法 を確保するために設けられる。 そして、さらに、前記 ソース・ドレイン領域27A,28Aには、絶縁膜3 4, 18, 19に設けられた接続孔CONT4, CON T5を介して、ソース・ドレイン電極35A,36Aが

接続され、同様に、前記ソース・ドレイン領域27B, 【0018】また、バイポーラトランジスタQ1は、そ *40* 28Bには、絶縁膜34,18,19に設けられた接続 孔CONT6, CONT7を介して、ソース・ドレイン 電極35B,36Bが接続されている。 これらソース ・ドレイン電極35A,35B,36A,36Bは、前 記バイポーラトランジスタQ1のエミッタ、ベース及び コレクタ電極と同一工程で形成される。 また、前記P チャネルMOSFETMP1, MP2のゲート電極26 A,26Bの夫々には、図示しないゲート配線が、CO NT12及びCONT13を介して接続される。 前記 ゲート配線もまた、前記ソース・ドレイン電極と同一工

ETMP1,MP2のn型半導体領域25A,25B及 び前記n+型半導体領域31A,31B,には、回路の ハイレベル側の電源電位(例えば、0V)が供給されて 前記ハイレベル側の電源電位は、図示しない電 いる。 源配線によりCONT16を介して供給される。 電源配線もまた、前記ソース・ドレイン電極と同一工程 により形成される。 また、領域PMOSは、NPNバ イポーラトランジスタと同様にフィールド絶縁膜23、 シリコン酸化膜を埋め込んだ分離溝24とで構成された アイソレーション領域によって、他の能動素子(例え 10 ば、MOSFETMN1, NPNバイポーラトランジス タQ1等)と電気的に分離されている。

【0020】NチャネルMOSFETMN1, MN2 は、n-型エピタキシャル層Epi中に形成されたp型半 導体領域(p型ウェル)39A,39Bの主面部に設け られている。 NチャネルMOSFETMN1, MN2 夫々は、主にn型不純物を含む多結晶シリコン層からな るゲート電極26C,26Dと、n+型半導体領域から なる高濃度ソース・ドレイン領域40A,40B,41 A, 41Bと、ゲート絶縁膜29C, 29Dとで構成さ れている。 NチャネルMOSFETMN1, MN2の 夫々は、さらに、前記高濃度ソース・ドレイン領域より も不純物濃度の低い、n-型半導体領域からなる低濃度 ソース・ドレイン領域42A,42Bを含み、Pチャネ ルMOSFETと同じくLDD構造をなしている。 さ らに、前記p型半導体領域39A,39Bの下部には、 前記p型半導体領域39A,39Bの抵抗値を低減する ために、前記p型半導体領域39A、39Bよりも不純 物濃度の高いp+型半導体領域43A、43Bが設けら れている。 前記p+型半導体領域43A,43Bの夫 30 持基板8A、シリコン酸化膜8B、N型単結晶シリコン 々は、高エネルギーのイオン打ち込みで形成され、前記 p型半導体領域39A,39Bと一体となってp型ウェ ルを構成する。 また、p型半導体領域43A,43B は高エネルギーイオン打ち込みで形成するため、フィー ルド絶縁膜23の下にも同時にp+型半導体領域44が 形成される。NチャネルMOSFETMN1, MN2 は、その表面領域をフィールド絶縁膜23によって囲ま れ、互いに分離されている。 尚、領域NMOSのフィ ールド絶縁膜23の平面パターンは、図2においてNM OS-LOCOSで示されている。前記ゲート電極26 40 形成できる。 C, 26Dの上面には絶縁膜32が被覆され、また、そ のゲート電極26C,26Dの側部には、絶縁膜からな るサイドウォールスペーサ46が設けられている。
前 記サイドウォールスペーサ46は、ゲート電極の側壁と 高濃度ソース・ドレイン領域との離隔寸法を確保するた めに設けられる。そして、さらに、前記ソース・ドレイ ン領域40A, 41Aには、絶縁膜34, 18, 19に 設けられた接続孔CONT8, CONT9を介して、ソ ース・ドレイン電極47A,48Aが接続され、同様 に、前記ソース・ドレイン領域40B, 41Bには、絶 50 酸化性マスク50は、窒化珪素膜をCVD(Chemical Va

10

縁膜34,18,19に設けられた接続孔CONT1 0, CONT11を介して、ソース・ドレイン電極47 B,48Bが接続されている。これらソース・ドレイン 電極は、前記バイポーラトランジスタQ1のエミッタ、 ベース及びコレクタ電極と同一工程で形成される。 ま た、前記NチャネルMOSFETMN1, MN2のゲー ト電極26C,26Dには、図示しないゲート配線が、 CONT14及びCONT15を介して夫々接続され 前記ゲート配線もまた、前記ソース・ドレイン電 極と同一工程により形成される。 また、前記Nチャネ ルMOSFETMN1, MN2の形成領域であるp型半 導体領域39A,39B及び前記p+型半導体領域43 A、43Bには、回路のロウレベル側の電源電位(例え 前記ロウレベ ば、マイナス3V)が供給されている。 ル側の電源電位は、凶示しない電源配線によりCONT 17を介して供給される。 前記電源配線もまた、前記 ソース・ドレイン電極と同一工程により形成される。ま た、領域NMOSは、NPNバイポーラトランジスタと 同様にフィールド絶縁膜23,シリコン酸化膜を埋め込 - *20* んだ分離溝24とで構成されたアイソレーション領域に よって、他の能動素子(例えば、MOSFETMP1, NPNバイポーラトランジスタQ1等)と電気的に分離 されている。

【0021】次に、図2及び図3に示したBi-CMO S構成の半導体集積回路装置の具体的な製造方法につい て、図4~図20(製造工程毎に示す要部断面図)を用 いて説明する。

【0022】まず、図4に示すように、SOI基板8を 用意する。このSOI基板8は、P型単結晶シリコン支 層8Cからなる。P型半導体支持基板8Aは、例えば8 ~12〔Ωcm〕程度の抵抗値を有し、その膜厚は例え ば550μm程度である。シリコン酸化膜8Bの膜厚 は、例えば500nm程度である。 N型単結晶珪素膜 8 Cは、例えば8~12 (Ω c m) 程度の抵抗値を有 し、その膜厚は例えば1.5μm程度である。SΟΙ基 板8は、二枚のシリコンウエーハを前記シリコン酸化膜 8 B を介して、熱処理で貼り合わせた後、前記シリコン ウエーハの一方側を所定の厚さまで研磨することにより

【0023】次に、図5に示すように、窒化珪素(Si N) 膜等の耐酸化性マスク50をバイポーラトランジス タQ1以外の領域のSOΙ基板8上に選択的に形成す る。耐酸化性マスク50のパターニングには、フォトリ ソグラフィー技術で形成したエッチングマスク(フォト レジスト)NBLを使用し、薄いシリコン酸化膜49を エッチングストッパー膜として、RIE (Reactive Ion Etching) 等の異方性エッチングで行う。 ここで、シ リコン酸化膜49の膜厚は、例えば20nmであり、耐

ド絶縁膜は、1000 [℃] 程度の高温度のスチーム酸 化法により形成し、400〔nm〕程度の膜厚で形成す る。

12

por Deposition) 法で堆積させ、50〔nm〕程度の膜 厚であり、フォトレジストマスクNBLの膜厚は1.0 μm程度である。 前記耐酸化性マスクの平面パターン は、図2のNBLで示される。 次に、n型不純物51 をバイポーラトランジスタQ1領域のN型単結晶珪素膜 8Cの主面部に選択的に導入する。 前記n型不純物 5 1は、例えば10¹⁵ 〔atoms/cm²〕程度の不純物濃度 のアンチモン(Sb)を使用する。 この後、前記フォ トレジストNBLを除去する。 次に前記n型不純物 5 1に1200℃程度の熱拡散処理を施し、前記N型単結 *10* 晶珪素膜8C中に引き伸し拡散を施こすことによって、 図6に示すように、n+型半導体領域からなるn+型埋 込層16を形成する。

【0027】次に、図9に示すように、分離溝形成のた めの多層構造マスクを形成する。この多層構造マスク は、SOI基板8上に多結晶シリコン膜56及びシリコ ン酸化膜57を順次形成した後、フォトレジストマスク 58を使用して、RIE等の異方性エッチングによっ て、前記シリコン酸化膜57及び前記多結晶シリコン膜 **56を順次エッチングすることにより形成できる。ここ** で、多結晶シリコン膜56及びシリコン酸化膜57は、 CVD法を用いて堆積させ、夫々膜厚は例えば200 [nm], 300 [nm] 程度である。 また、フォト レジストマスク57の膜厚は、1.0 〔μm〕程度であ 前記多層構造マスクの平面的な開口パターンは、 図2の斜線TR1, TR2で示されている。 また、こ の分離溝形成用のマスクの開口幅は、例えば 0.4 〔μ m〕程度である。 この後、前記レジストマスク58を 除去する。

【0024】続いて、図6に示すように前記耐酸化性マ スクから露出する前記N型単結晶珪素膜8Cの主面を熱 酸化することにより、シリコン酸化膜52を選択的に形 成する。 この酸化膜52の形成は、1000℃程度の 高温度のスチーム酸化法により形成し、150〔nm〕 程度の膜厚で形成する。 この酸化膜52の形成は、後 のフォトグラフィー技術における合わせの位置決めに使 20 用される段差を形成する目的で行う。この後、前記耐酸 化性マスク50及び酸化膜49,52を除去する。

【0028】次に、図10に示すように、前記シリコン 酸化膜57をエッチングマスクとして、エピタキシャル 層Epi、n+埋込層16及びN型単結晶珪素膜8Cを RIE等の異方性エッチングにより順次エッチングし、 シリコン酸化膜8Bに達する分離溝24を形成する。 ここで、前記シリコン酸化膜56は、素子領域の保護膜 としても機能する。 前記分離溝24の平面レイアウト は、図1に示したようにバイポーラトランジスタ及びN チャネルMOSFETの形成領域のみを囲むようになっ ている。 この理由は、全素子領域を溝によって分離す ると、各素子のレイアウトによっては、前記溝によって 囲まれた電位の固定されない領域が形成される恐れがあ り、雑音、寄生容量の増大につながる可能性がある。 また、ウェル給電のための電源配線の引き回しが困難に なる恐れがあるからである。 本実施例では、溝で囲む 領域をバイポーラトランジスタ及びNチャネルMOSF ETのみに限定し、残りの領域をPチャネルMOSFE Tの形成領域としたので、前記溝によって囲まれた電位 の固定されない領域が形成されることはないので雑音、 寄生容量、電源配線の引き回しの問題を解決できる。

【0025】次に、図7に示すように、SOI基板8の 主面上に、n-型エピタキシャル層Epiを成長させる。

【0029】次に、図11に示すように、分離溝24内 に絶縁物58を埋め込む。 この絶縁物58は、CVD 技術を用い、シリコン酸化膜を500〔nm〕程度の膜 厚で分離溝24を含むSOI基板8の全面上に堆積させ た後、RIE等の異方性エッチングによる全面エッチバ ックによって前記分離溝24内に埋込形成できる。ま た、1回の全面エッチバックによって表面の平坦化が困 難であるため、再度、絶縁物を同様に500〔nm〕程 度堆積させた後、2回目のエッチバックを行い絶縁物5 9を分離溝24の表面部に埋込形成する。ここで、前記 ールド絶縁膜23を選択的に形成する。 前記フィール *50* 多結晶シリコン膜56は2度の全面エッチバックのため

n-型エピタキシャル層Epiは、単結晶シリコンで形 成され、例えば3 [Ω c m] 程度の抵抗値を有し、例え ば、 $0.7[\mu m]$ 程度の膜厚で形成される。 このn-型エピタキシャル層Epiの成長によって、前記n+型 埋込層16を形成するn型不純物がn-型エピタキシャ ル層Epiの下部にわき上り拡散される。 次に、窒化珪 30 素膜(SiN)等の耐酸化性マスク53をバイポーラト ランジスタQ1、PチャネルMOSFET領域PMOS 及びNチャネルMOSFET領域NMOSのnー型エピ タキシャル層Epi上に選択的に形成する。耐酸化性マス ク53のパターニングには、フォトリソグラフィー技術 で形成したエッチングマスク54を使用し、シリコン酸 化膜55をエッチングストッパー膜として、RIE等の 異方性エッチングで行う。 ここで、酸化膜550膜厚 は、例えば10~20nmであり、耐酸化性マスク53 は、CVD法で堆積させた100~200 [nm] 程度 40 の膜厚の窒化珪素膜であり、フォトレジストマスク54 の膜厚は1.0μm程度である。 前記耐酸化性マスク 53の平面パターンは、図2のNPN-LOCOS, P MOS-LOCOS, NMOS-LOCOSと同一のパ ターンで夫々示される。 前記耐酸化性マスク53のパ ターニング後、前記フォトレジスト54を除去する。

マスクから露出するn-型エピタキシャル層Epiの主面 を熱酸化することにより、酸化シリコン膜からなるフィ

【0026】その後、図8に示すように、前記耐酸化性

のストッパー膜として機能する。 また、前記酸化珪素 膜57は1回目の全面エッチングの時にオーバーエッチ され除去される。 このように、前記分離溝24内に絶 縁物を埋め込むことによって、誘電体分離構造が完成す る。 尚、前記埋込絶縁物の代替として、多結晶シリコ ンを埋め込んでも良い。 この場合には、前記多結晶シ リコンを埋め込む以前に分離溝24の内面を選択酸化し てシリコン酸化膜を形成しておく必要がある。

【0030】この後、前記多結晶シリコン膜56及び窒 化珪素膜53を除去する。 次に、バイポーラトランジ 10 スタQ1の形成領域に選択的に高濃度のn型不純物が導 入し、図12に示すように、n+型半導体領域からなる バイポーラトランジスタQ1のコレクタ引出し領域17 を形成する。 前記コレクタ引出し領域17は、その底 面が前記 n +型埋込層 16に接触するように設けられ、 コレクタ直列抵抗をn+型埋込層16とともに低減す る。 このように、Bi-CMOS構成の半導体集積回 路装置の下地としての基板 (SOI基板 8, n-型エピ タキシャル層Epi等を含む)が完成する。

【 0 0 3 1 】次に、図 1 2 に示すように領域 N M O S の 20 n-型エピタキシャル層Epiの主面部に、p型不純物6 1, 62, 63の夫々をイオン打ち込みする。 前記 p 型不純物61,62,63は、フォトレジストマスク6 0を不純物導入のマスクとして使用する。 このレジス トマスク60の平面レイアウトパターンは、図2のIM でその開口部が示され、分離溝24によって合わせの位 置決めを行う。 この実施例では、NチャネルMOSF ETMN1, MN2の形成領域であるp型ウェルの形成 を2回のイオン打ち込み工程に分けて行う。 つまり、 浅いp型ウェル39A, 39B形成用のp型不純物61 のイオン打ち込み工程と、深いp型ウェル43A,43 B形成用のp型不純物62のイオン打ち込み工程とがあ また、前記深い p型ウェル43A, 43B形成用 の p 型不純物 6 2 は、アイソレーション領域であるフィ ルド酸化膜23の下部にも同時に導入され、チャンネ ルストッパーとして機能するp型半導体領域44を形成 前記p型不純物61,62の導入条件は、デバ する。 イス特性、素子分離特性によって、その後の熱処理を考 慮して最適化されるが、その一例を示すと、p型不純物 6 1 は、例えば 1 0¹² 〔atoms / c m²〕程度の不純物濃 40 度のフッ化ホウ素 (BF2) を使用し、60 (KeV) 程度のエネルギのイオン打込法で導入する。 また、深 いp型ウェル43A、43B及びp型半導体領域44形 成用のp型不純物62は、例えば5×10¹² (atoms/ cm²〕程度の不純物濃度のボロン(B)を使用し、1 50〔KeV〕程度の高エネルギのイオン打込法で導入 する。 また、同一のフォトレジストマスク60によっ てNチャネルMOSFETのしきい値電圧調整用のp型 不純物63の導入を行う。 このp型不純物63の導入 は、例えば 5×10^{12} 〔 $atoms/cm^2$ 〕程度の不純物濃 50 オン打込法で導入する。 また、同一のフォトレジスト

度のフッ化ホウ素 (BF2) を使用し、80 [KeV] 程度のエネルギのイオン打込法で行う。また、前記p 型ウェルは、一回のイオン打ち込み工程により形成して もよく、また、三回以上のイオン打ち込み工程により形 成してもよい。このように、本発明においては、素子 分離領域であるフィールド酸化膜及び分離溝を形成した 後、ウェル形成用の不純物を導入しているので、ウェル 形成時の熱処理によってウェルの不純物が横方向に拡散 することを、前記分離溝によって、抑制することが可能 である。 さらに、前記ウェルは、フィールド酸化膜及 び分離溝に対し、自己整合で形成することができるの で、高集積化が達成できる。また、ウェル形成用の不 純物をフィールド酸化膜を通す高エネルギのイオン打込 みにより導入するので、フィールド酸化膜の下部にチャ ンネルストッパ領域を同時に形成することができる。 従って、製造工程を簡略化できる利点がある。 また、 前記チャンネルストッパ領域は、フィールド酸化膜形成 後に、フィールド酸化膜を通すp型不純物の高エネルギ のイオン打込みにより形成されるので、フィールド酸化 膜形成時の高温、長時間の熱履歴を受けることがない。

従って、チャンネルストッパ領域の不純物がMOSF ETのチャンネル方向にしみだすことを防止できるの で、MOSFETのしきい値電圧の制御性を向上し、電 気的信頼性を向上することができる。

【0032】次に、図13に示すように、領域PMOS のn-型エピタキシャル層Epiの主面部に、n型不純物 前記n型不 65,66の夫々をイオン打ち込みする。 純物65,66は、フォトレジストマスク64を不純物 導入のマスクとして使用する。 このレジストマスク6 4は、領域NPN及びNMOSを選択的に覆うように設 けられ、分離溝24によって合わせの位置決めを行う。

この実施例では、PチャネルMOSFETMP1, M P2の形成領域であるn型ウェルの形成を2回のイオン 打ち込み工程に分けて行う。 つまり、浅い n型ウェル 25A, 25B形成用のn型不純物65のイオン打ち込 み工程と、深いn型ウェル31A, 31B形成用のn型 不純物66のイオン打ち込み工程とがある。 また、前 記深いn型ウェル31A,31B形成用のn型不純物6 6は、アイソレーション領域であるフィールド酸化膜2 3の下部にも同時に導入され、チャンネルストッパーと して機能するn型半導体領域44を形成する。 このn 型不純物の導入条件は、デバイス特性、素子分離特性に よって、その後の熱処理を考慮して最適化される。前記 n型不純物 6 5 は、例えば 1 0¹² 〔atoms / c m²〕程度 の不純物濃度のリン(P)を使用し、120〔K e V〕 程度のエネルギのイオン打込法で導入する。前記n型不 純物 6 6 は、例えば 5 × 1 0 12 (atoms / c m²) 程度の 不純物濃度の2価のリン(P)イオンを使用し、1価の リンイオン換算で300〔KeV〕程度のエネルギのイ

マスク64を使用し、PチャネルMOSFETのしきい 値電圧調整用のp型不純物67の導入を行う。 このp 型不純物 6 7 の導入は、例えば 5 × 1 0 ¹² 〔atoms/ c m²〕程度の不純物濃度のフッ化ホウ素(BF₂)を使用 し、30 [KeV] 程度のエネルギのイオン打込法で行 う。 前記p型不純物67の導入は、前記NチャネルM OSFETのしきい値電圧調整用のp型不純物63と共 通化することができ、その場合には、アイソレーション 領域を形成した後に、領域NPNのみを選択的に覆うフ ォトレジストマスクを使用し、一括して領域NMOS, PMOSに所定の不純物濃度のp型不純物をイオン打ち 込みすればよい。また、一般に、砒素、アンチモン、 リン等のn型不純物は、ボロン等のp型不純物に比較し て、その質量が大きい。 このため、n型不純物の高工 ネルギのイオン打込みによる高濃度埋込層の形成は難し い。 しかしながら、本実施例ではウェル形成の下地と してのエピタキシャル層Epi及び上層基板(n型シリ コン層8C)の導電型をn型に設定することで、前記深 いれ型ウェル31A,31B形成用のn型不純物66の 不純物濃度を、高エネルギのイオン打込みが可能な程度 20 まで低濃度化している。 つまり、高エネルギのイオン 打込みを使用する場合には、下地としての基板を予めn 型化しておくことが重要である。

【0033】このように、素子分離領域であるフィール ド酸化膜及び分離溝を形成した後、PチャネルMOSF ETの形成領域であるn型ウェル形成用の不純物を導入 しているので、上記 p型ウェル形成時と同様の効果を得 ることができる。 また、前記n型ウェルとp型ウェル の形成領域は、予めアイソレーション領域である分離溝 によって互いに分離されているため、前記n型ウェルと 30 p型ウェルの不純物が相互拡散することはない。 従っ て、n型ウェルとp型ウェルとの境界部に導電型が不明 な曖昧な領域(不純物プロファイルの不明確な領域)が 形成されることを防止できるので、СМОSを有する半 導体集積回路装置の電気的信頼性を向上すると共に、高 集積化を図ることができる。

【0034】次に、図14に示すように、n型ウェル2 5A, 25B及びp型ウェル39A, 39Bの夫々の主 面上にゲート絶縁膜29A~Dを形成する。このゲート 絶縁膜29A~Dは、例えば800~900〔℃〕程度 40 ランガス及び酸化窒素ガスをソースガスとするCVD法 の高温度のスチーム酸化法で形成し、10~20〔n m〕程度の膜厚で形成する。 次に、ゲート絶縁膜29 A~D上を含むSOI基板の全面上に多結晶シリコン膜 を形成する。 前記多結晶シリコン膜は、CVD法で堆 積させ、200~300 [nm] 程度の膜厚で形成す る。前記多結晶シリコン膜には、熱拡散法あるいは、イ オン打込法により、抵抗値を低減するn型不純物(例え ばリン(P))が導入される。 次に、前記多結晶シリ コン膜上の全面に絶縁膜32を形成する。 この絶縁膜 32は、CVD法で堆積した100~200 [nm] 程 50 いるn型ウェル25A, 25B及びp型ウェル39A,

16

度の酸化シリコン膜で形成する。 次に、前記絶縁膜3 2及び前記多結晶シリコン膜の夫々を所定の形状に順次 エッチングし、NチャネルMOSFETMN1, MN2 及びPチャネルMOSFETMP1, MP2のゲート電 極26A~Dを夫々形成する。 前記エッチングは、フ ォトリソグラフィ技術で形成したエッチングマスクを使 用し、RIE等の異方性エッチングで行う。 ート電極の平面パターンは、図2においてGATE1~ 4で示されている。 次に、前記ゲート電極26C,2 6Dの夫々から露出する前記p型ウェル39A, 39B の夫々の主面部にn型不純物を選択的に導入する。この n型不純物は、例えば、1×10¹³ [atoms/cm²]程 度の不純物濃度のリン(P)を使用し、50 [KeV] 程度のエネルギのイオン打込法で導入する。前記n型不 純物は、ゲート電極26C,26Dの夫々に対して、自 己整合で導入される。 このn型不純物は、比較的低濃 度で導入されるので、NチャネルMOSFETMN1, MN2の夫々をLDD構造で形成することができる。こ のn型不純物の導入により、n型半導体領域からなる低 濃度ソース・ドレイン領域42A,42Bが夫々形成さ 次に、前記低濃度ソース・ドレイン領域42 A, 42Bの形成と同様に、前記ゲート電極26A, 2 6 B から露出する前記n型ウェル25A, 25 B の夫々 の主面部に、p型不純物を選択的に導入することによっ て、PチャネルMOSFETMP1, MP2の低濃度ソ ース・ドレイン領域30A,30Bを形成する。 この P型不純物は、1×10¹³ (atoms/cm²) 程度の不純 物濃度のフッ化ホウ素(BF2)を使用し、40 (Ke V〕程度のエネルギのイオン打込法により導入される。 このp型不純物は、前記ゲート電極26A,26Bに 対して自己整合で導入される。

【0035】次に、図15に示すように前記ゲート電極 26A, 26B, 26C, 26Dの夫々の側部に、サイ ドウォールスペーサ33,46を形成する。サイドウォ ールスペーサ33、46は、基板の全面上に酸化シリコ ン膜を堆積し、この酸化珪素膜を堆積した膜厚に相当す る分、RIE等の異方性エッチングによりエッチバック を施こすことにより形成することができる。 サイドウ ォールスペーサ33,46の酸化シリコン膜は、無機シ で形成する。 この酸化珪素膜は例えば200〔nm〕 程度の膜厚で形成する。このサイドウォールスペーサ3 3,46のゲート長方向(チャネル長方向)の長さは約 150 [nm] 程度で形成される。 また、前記異方性 エッチングにより、前記ゲート電極26A,26B,2 6 C, 2 6 D の 夫々から 露出する ゲート 絶縁 膜 2 9 A ~ Dの一部及びバイポーラトランジスタQ1の形成領域の ゲート絶縁膜がオーバーエッチングされ、除去される。 このとき、前記除去されたゲート絶縁膜の下地となって

39日の主面部のシリコン層も、少量オーバーエッチン 前記サイドウォールスペーサ33,46を グされる。 形成後、不活性ガス(例えば、アルゴンガス)雰囲気中 で、800〔℃〕程度の熱処理が施こされる。 前記熱 処理により、前記サイドウォールスペーサ33,46を 構成する酸化シリコン膜が緻密化されるとともに、前記 低濃度ソース・ドレイン領域42A,42B,30A, 30Bを活性化させ、前記オーバーエッチングによるシ リコン層のダメージを回復させる。次に、バイポーラ トランジスタQ1及びPチャネルMOSFETMP1, 10 MP2の形成領域をフォトリソグラフィ技術を用いたフ ォトレジスト膜からなるマスクで覆う。 次に、前記マ スクを不純物導入のマスクとして、n型不純物をp型ウ エル39A,39Bの主面部に導入する。 このn型不 純物の導入は、主に、ゲート電極26C,26D及びサ イドウォールスペーサ46に対して自己整合で行う。 前記n型不純物は、例えば10¹⁵~10¹⁶〔atoms/c m²〕程度の不純物濃度のヒ素(As)を使用し、70 ~90 (KeV) 程度のエネルギのイオン打込法で導入 A, 39Bの主面に、NチャネルMOSFETMN1, MN2の高濃度ソース・ドレイン領域40A,41A及

【0036】次に、PチャネルMOSFETMP1, M P2の形成領域が開口されたマスクを形成する。前記マ スクは、図示していないが、フォトグラフィ技術により 形成されたフォトレジスト膜からなる。その後、前記 フォトレジストマスクを不純物導入のマスクとして使用 入する。 前記p型不純物は、例えば10¹⁵~10 16 〔atoms/cm²〕程度の不純物濃度のフッ化ホウ素 (BF₂) を用い、70~90 [KeV] 程度のエネル ギのイオン打込法で導入する。 このP型不純物の導入 により、PチャネルMOSFETMP1, MP2の高濃 度ソース・ドレイン領域27A,28A及び27B,2 8 Bが夫々形成される。 この後、前記フォトレジスト マスクマスクを、除去する。

び40日、41日を形成する。この後、前記フォトレジ

ストマスクは除去する。

【0037】次に、前記導入されたn型不純物及びp型 みによるダメージ回復させるとともに、前記不純物を活 性化させる。 前記熱処理は、例えば、850〔℃〕程 度の高温度で、約10分行う。この高濃度ソース・ドレ イン領域を形成する工程により、図2に示したNチャネ ルMOSFETMN1, MN2及びPチャネルMOSF ETMP1, MP2の夫々が実質的に完成する。 前記 MOSFETのゲート電極材料は、この実施例ではn+ 型多結晶シリコンを使用したが、多結晶シリコン上にタ ングステン(W)、モリブデン(MO)などの高融点金

18

ート電極を使用してもよい。

【0038】次に、図16に示すように、例えば、CV D法により、膜厚100 [nm] 程度の酸化シリコン膜 34を基板の全面上に形成する。 次に、バイポーラト ランジスタのベース形成領域が開口されたフォトレジス トマスクBPを形成し、これをエッチングマスクとし て、前記酸化シリコン膜34及びゲート絶縁膜の所定部 をエッチングにより選択的に除去することによって、n 型コレクタ領域11上に、開口部DTを形成する。

【0039】次に、図17に示すように、前記開口部D T上を含む基板の全面上に多結晶シリコン層 1 3 を例え ば、CVD法で堆積させる。 前記多結晶シリコン層1 3の膜厚は、例えば200〔nm〕程度である。 多結晶シリコン層13は、不純物が導入されないイント リンシック状態か、あるいは、n型あるいはp型不純物 が低濃度にドープされた状態のシリコン層であれば、い ずれであってもよい。次に、前記多結晶シリコン層13 中に、p型不純物を導入する。 前記p型不純物は、例 えば10¹⁵~10¹⁶〔atoms/cm²〕程度の不純物濃度 する。前記n型不純物の導入により前記p型ウェル3920のボロン(B)を使用し、10~15 (keV) 程度の エネルギでイオン打ち込み法で導入する。次に、バイ ポーラトランジスタのベース引出層を構造化するための フォトレジストマスクEB1を形成する。 このマスク EB1ををエッチングマスクとして、例えば、RIE等 の異方性エッチングより、前記多結晶シリコン層13を パターニングすることによって、図18に示すようにべ ース引出層となるp+型多結晶シリコン層13Cを形成 尚、この状態では、前記ベース引出層となるp する。 +型多結晶シリコン層13Cの平面形状は、単に、長方 し、p型不純物をn型ウェル25A,25Bの主面に導 *30* 形であり、最終形状であるリング状にはなっていない。 その後、前記マスクEB1は除去される。

【0040】次に、図18に示すように、前記多結晶シ リコン層13C上を含む基板の全面上に層間絶縁膜18 を形成する。 前記層間絶縁膜18は、CVD法で堆積 させた酸化シリコン膜で形成する。 その後、バイポー ラトランジスタQ1のベース引出し層13Cを最終形状 にパターニングするためのフォトレジストマスクEB2 を形成する。前記マスクEB2は、バイポーラトランジ スタQ1の真性ベース及びエミッタが形成されるべき領 不純物の夫々に熱処理を施こすことにより、イオン打込 40 域が開口されたマスクパターンである。 その後、前記 マスクEB2をエッチングマスクとして、前記層間絶縁 膜18及びベース引出し層13Cを順次選択的にエッチ ングする。 前記エッチングは、RIE等の異方性エッ チングを使用する。 このエッチングにより、図19に 示すように、バイポーラトランジスタQ1のエミッタ領 域を取り囲むように、ベース引出し層13Cがパターニ ングされる。その後、前記マスクEB2は除去され る。次に、真性ベース領域10を形成するためのp型不 純物を前記コレクタ領域11の主面部に導入する。 前

m²〕程度の不純物濃度のボロン(B)を使用し、比較 的低エネルギのイオン打込法で導入する。

【0041】次に、図19に示すように、前記パターニ ングされたベース引出し層13Cの側部に絶縁膜(Si O₂) からなるサイドウォールスペーサ14を形成す る。前記スペーサ14は、前記LDD構造のMOSFE TMN1, M1等のサイドウォールスペーサ33,46 と同様に、絶縁層のエッチバックにより形成することが できる。 前記サイドウォールスペーサ14により、エ ミッタ形成領域が自己整合で規定される。

【0042】次に、図20に示すように、前記サイドウ ォールスペーサ14によって規定された開口部を含む基 板の全面上に、多結晶シリコン層15を形成する。 前 記多結晶シリコン層15は、例えばCVD法で形成さ れ、150〔nm〕程度の膜厚で形成される。 次に、 前記多結晶シリコン層15中に、n型不純物を導入す る。前記n型不純物は、例えば1016〔atoms/cm2〕 程度の高不純物濃度のヒ素(As)を使用し、イオン打 込法で導入する。 このn型不純物の導入により、前記 多結晶シリコン層15は、n+型となり、導体化され 20る。

【 0 0 4 3 】次に、図 2 0 に示すように、領域 N P N の 前記多結晶シリコン層15上に、選択的にフォトレジス トマスクEB3を形成する。 前記マスクEB3のパタ ーンは、バイポーラトランジスタQ1のエミッタ引出し 層の形成パターンである。次に、前記マスク15をエッ チングマスクとして、前記多結晶シリコン層15を選択 的にエッチング除去する。 前記エッチングは、例えば RIE等の異方性エッチングを使用する。 前記エッチ タQ1のエミッタ引出し層15を形成する。 その後、 基板に熱処理を施こすことによって、前記n+型多結晶 シリコン層15に導入されたn型不純物、前記p+型多 結晶シリコン層13Cに導入されたp型不純物の夫々を 前記コレクタ領域11の主面部にドライブ・イン拡散す このドライブ・イン拡散によって、n+型半導体 領域からなるバイポーラトランジスタQ1のエミッタ領 域9及びp+型半導体領域からなる外部ベース領域12 が夫々形成される。 また、前記コレクタ領域110主 面部にあらかじめ導入されたp型不純物も、前記熱処理 40 によって活性化され、p型半導体領域からなる真性ベー ス領域10が形成される。 前記外部ベース領域12及 び真性ベース領域10は、前記サイドウォールスペーサ 14下において電気的に接続され、一体となって形成さ 前記熱処理工程により、実質的にバイポーラト れる。 ランジスタQ1が完成する。

【0044】次に、前記バイポーラトランジスタQ1及 びMOSFETMN1, MN2, MP1, MP2の各素 子上を含む基板全面に層間絶縁膜19を形成する。 前 20

n-Phosphorus-Silicate Glass) 膜の夫々を順次積層し た2層構造で構成されている。 また、前記下層の酸化 珪素膜はシランガス及び酸化窒素ガスをソースガスとす るCVD法で堆積する。前記下層の酸化珪素膜は、上層 のBPSG膜からの不純物 (P, Bの夫々) の漏れを防 止するため、例えば100〔nm〕程度の膜厚で形成す 上層のBPSG膜は例えばCVD法で堆積する。

前記上層のBPSG膜は例えば300~500〔n m)程度の膜厚で形成する。 前記BPSG膜には窒素 10 ガス雰囲気中において約900~1000〔℃〕程度の 温度でデンシファイ処理及びリフロー処理が施される。 このリフローにより前記層間絶縁膜19を構成する上層 のBPSG膜の表面は平坦化される。

【0045】次に、通常のフォトリソグラフィー及びエ ッチング技術を用いて、前記層間絶縁膜19,18及び 絶縁膜34の夫々を順次、選択的にエッチングすること により、バイポーラトランジスタのコレクタ引出し領域 17に達する接続孔CONT3、バイポーラトランジス 夕のエミッタ引出し層15及びベース引出し層13に達 する接続孔CONT2, CONT1、PチャネルMOS FETMP1, MP2のソース・ドレイン領域27A, 28A及び27B, 28Bに達する接続孔CONT4~ 7、NチャネルMOSFETMN1, MN2のソース・ ドレイン領域40A, 41A及び40B, 41Bに達す る接続孔CONT8~11を夫々形成する。 続孔を形成後、前記接続孔を通して、前記ベース引出し 層13C、エミッタ引出し層15、コレクタ引出し領域 17及びソース・ドレイン領域27A, 28A, 27 B, 28B, 40A, 41A, 40B, 41Bの夫々に ングにより、図3に示すように、バイポーラトランジス *30* 接続する配線層(電極)20,21,22,35A,3 6A, 35B, 36B, 47A, 48A, 47B, 48 Bを形成する。 前記配線層20,21,22,35 A, 36A, 35B, 36B, 47A, 48A, 47 B、48Bの夫々は、例えばCVD法で堆積させたタン グステン層を通常のフォトリソグラフィー及びエッチン グ技術によりパターニングすることで形成される。 ま た、図3には図示しないが、前記配線層と同一工程によ り形成された電源供給用配線が、前記層間絶縁膜19に 設けられた図2に示す接続孔CONT16, 17を通し て、PチャネルMOSFET及びNチャネルMOSFE Tのウェル領域に接続される。また、図3には図示しな いが、前記配線層は、前記層間絶縁膜19に設けられた 図2に示す接続孔CONT12~15を通して、Pチャ ネルMOSFET及びNチャネルMOSFETのゲート 電極26A~Dにも接続される。その後、図示しない が、前記配線層20,21,22,35A,36A,3 5B, 36B, 47A, 48A, 47B, 48B上を含 む基板の全面上に、酸化シリコン膜等の絶縁膜を形成 し、さらに、通常のフォトリソグラフィー及びエッチン 記層間絶縁膜19は例えば酸化珪素膜、BPSG(Boro 50 グ技術により、第2層目の配線(例えば、アルミニウム

合金配線)が形成され、各半導体素子間を電気的に接続 する。以上の工程を施こすことによって、本発明のBi - CMOS構成の半導体装置がほぼ完成する。

【0046】以上、本発明について実施例に基づき具体 的に説明したが、これに限定されるものではない。 例 えば、図21に示すようにバイポーランジスタQ1のコ レクタ直列抵抗を低減するためのn+型埋込層16は、 SOI基板のn型シリコン層8Cの全面上に形成しても よい。 前記n+型埋込層16をn型シリコン層8Cの 全面上に形成することによって、バイポーランジスタQ *10* 1の形成領域と、NチャネルMOSFET及びPチャネ ルMOSFETの形成領域との境界部のアイソレーショ ン領域の段差をなくすことができるので、ゲート配線は もとより、素子間配線の段切れ等の問題を解消でき、B i-CMOS構成の半導体集積回路装置の電気的信頼性 をさらに向上することができる。また、特に、半導体 記憶装置を構成する場合には、本実施例のBi-CMO Sが高集積化及び高速化に有利である。 例えば、上記 半導体記憶装置の記憶セルに本実施例のNチャネルMO SFETMN1, 2及びPチャネルMOSFETMP 20 1,2を適用することによって、各々の入力と出力とが クロスカップルする二個のCMOSインバータ回路から 構成されるフルCMOS型メモリセルを小面積で構成す ることができる。 さらに、アドレスバッファ回路、デ コーダ回路、ワードドライバ回路、センスアンプ回路等 の周辺回路に本実施例のダブルポリシリコン構造のバイ ポーラトランジスタQ1を適用することによって、高速 化に優れた半導体記憶装置を構成することができる。

上記半導体記憶装置の具体的な回路構成については、公 日:平成3年2月25日、譲渡人: (株) 日立製作所) に記載されている。

[0047]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0048】即ち、CMOSを有する半導体集積回路装 置において、CMOSの形成領域であるN型ウェル及び P型ウェルの形成用の不純物の導入をアイソレーション 領域であるフィールド絶縁膜及び分離溝を形成したの後 40 面図を示したものである。 に前記アイソレーション領域に対し自己整合で行うの で、CMOSを有する半導体集積回路装置の高集積化が できる。

【図面の簡単な説明】

【図1】 本発明のBi-CMOS構成の半導体集 積回路装置のチップレイアウトの一例を示したものであ る。

【図2】 本発明のBi-CMOS構成の半導体集積回 路装置のデバイス平面レイアウトを示したものである。

図2に示すA1-A2線に対応する断面図を 50【図3】

示したものである。

図2及び図3に示したBi-CMOS構成の 半導体集積回路装置の製造方法を製造工程順に示す断面 図を示したものである。

22

【図5】 図2及び図3に示したBi-CMOS構成の 半導体集積回路装置の製造方法を製造工程順に示す断面 図を示したものである。

図2及び図3に示したBi-CMOS構成の 【図6】 半導体集積回路装置の製造方法を製造工程順に示す断面 図を示したものである。

図2及び図3に示したBi-CMOS構成の 半導体集積回路装置の製造方法を製造工程順に示す断面 図を示したものである。

図2及び図3に示したBi-CMOS構成の 半導体集積回路装置の製造方法を製造工程順に示す断面 図を示したものである。

図2及び図3に示したBi-CMOS構成の 半導体集積回路装置の製造方法を製造工程順に示す断面 図を示したものである。

図2及び図3に示したBi-CMOS構成 【図10】 の半導体集積回路装置の製造方法を製造工程順に示す断 面図を示したものである。

図2及び図3に示したBi-CMOS構成 【図11】 の半導体集積回路装置の製造方法を製造工程順に示す断 面図を示したものである。

図2及び図3に示したBi-CMOS構成 【図12】 の半導体集積回路装置の製造方法を製造工程順に示す断 面図を示したものである。

図2及び図3に示したBi-CMOS構成 【図13】 知ではないが、例えば、特願平3-53344号(出願 30 の半導体集積回路装置の製造方法を製造工程順に示す断 面図を示したものである。

> 図2及び図3に示したBi-CMOS構成 【図14】 の半導体集積回路装置の製造方法を製造工程順に示す断 面図を示したものである。

> 【図15】 図2及び図3に示したBi-CMOS構成 の半導体集積回路装置の製造方法を製造工程順に示す断 面図を示したものである。

> 図2及び図3に示したBi-CMOS構成 【図16】 の半導体集積回路装置の製造方法を製造工程順に示す断

> 【図17】 図2及び図3に示したBi−CMOS構成 の半導体集積回路装置の製造方法を製造工程順に示す断 面図を示したものである。

> 図2及び図3に示したBi-CMOS構成 【図18】 の半導体集積回路装置の製造方法を製造工程順に示す断 面図を示したものである。

> 図2及び図3に示したBi-CMOS構成 【図19】 の半導体集積回路装置の製造方法を製造工程順に示す断 面図を示したものである。

> 【図20】 図2及び図3に示したBi-CMOS構成

の半導体集積回路装置の製造方法を製造工程順に示す断 面図を示したものである。


【図21】 本発明の変形例であるBi-CMOS構成の半導体集積回路装置の要部断面図を示す。

【符号の説明】


8…SOI基板、NPN…バイポーラトランジスタ形成 領域、PMOS…pチャネルMOSFET形成領域、N MOS…nチャネルMOSFET形成領域、TR1, T R 2…分離溝パターン、NPN-LOCOS, PMOS LOCOS, NMOSLOCOS…フィールド酸化膜開 ロパターン、GATE…ゲート電極パターン、CONT …接続孔、EB, BP…レジストパターン、Q1…NP Nバイポーラトランジスタ、MP1MP2…pチャネル MOSFET、MN1MN2…nチャネルMOSFET である。

24


【図1】




【図2】




【図3】






【図4】


1-




【図5】




【図6】




【図7】



[図8]




【図9】




【図10】


[図 10]




[図11]




【図12】



【図13】




【図14】




【図15】


Z. 15] 26A 32 33 28A A / / 27B 260 46 41B




【図16】




【図17】




【図18】




【図19】



【図20】



【図21】



フロントページの続き

(72)発明者 平本 俊郎

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

(72)発明者 丹場 展雄

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内